stm32外部时钟权限引脚输出出现异常

2019-07-18 17:36发布

       我自己设计的一块STM32的板子,上面包含了时钟模块和网口模块,可以实现与电脑的tcp连接通信。其中我给板子设置了相关的时间权限,在时间权限内我让某个io引脚输出低电平,时间权限外输出高电平。当我把网口模块与电脑的网口连接时,一启动权限引脚的输出是符合的。但是我将网口拔下来再重新给板子上电,此时权限引脚的输出却是异常,在权限内也是输出高电平,但是我继续将网口与电脑接上,权限引脚的输出又变得正常了。
       完全搞不懂原因,求各位大神指点
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
10条回答
gvjhvbc
2019-07-19 00:48
TOPCB 发表于 2019-5-7 15:28
这个问题还是得看硬件电路,可以用万用表测试一下对应的IO口输出电平是否正确,如果不正确,说明是程序操作问题。如果正确,那么是硬件问题导致,排查一下。

若是我板子与电脑网口连接那就所有功能都正常工作了,这样应该硬件没什么问题了吧?程序的话我在主程序里的while循环里连续去获取时间权限,然后根据获取的结果做相关判断了。

一周热门 更多>