stm32外部时钟权限引脚输出出现异常

2019-07-18 17:36发布

       我自己设计的一块STM32的板子,上面包含了时钟模块和网口模块,可以实现与电脑的tcp连接通信。其中我给板子设置了相关的时间权限,在时间权限内我让某个io引脚输出低电平,时间权限外输出高电平。当我把网口模块与电脑的网口连接时,一启动权限引脚的输出是符合的。但是我将网口拔下来再重新给板子上电,此时权限引脚的输出却是异常,在权限内也是输出高电平,但是我继续将网口与电脑接上,权限引脚的输出又变得正常了。
       完全搞不懂原因,求各位大神指点
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
10条回答
gvjhvbc
2019-07-19 06:22
zhouxk 发表于 2019-5-7 16:11
这个很可能是软件程序的问题。
你的“权限引脚”设置输出的状态是不停的赋值还是只在边沿赋一次值?从你的现象看,有可能是在边沿赋一次值。

我是在while循环里不停的去判断权限状态,根据状态去给权限引脚赋值。还有就是检查到时钟模块与stm32连接的PB10和PB11这两个引脚,当没接网口重启后两个引脚都是低电平,权限引脚输出也是错误的,然后继续接上网口这两个引脚变为高电平,权限引脚的输出也变得正常了。网口的连接与否怎么会影响到PB10和PB11这两个引脚呢?

一周热门 更多>