请教各位大神，
小弟直接将信号发生器输出接到开发板上，
采用ADC+DMA的方式,DMA为普通模式,采集1024个点.
当采样时间为 56cycles
对信号发生器的10khz,500mv,偏置2vdc的正弦信号进行采样,结果如下图：

当采样时间为 28cycles
对信号发生器的10khz,500mv,偏置2vdc的正弦信号进行采样,结果如下图：

来一个更明显的，直接用480cycles，采集512点：

不太理解的是，
1、每重新采集1024个点或512点，再重新开始采集的时候，幅度跳动为何那么大？
2、采样时间设置的不同，当设置越大时，每两次采集的时候，幅度差更大，如图3。
3、为什么为有采不到，即为0的情况？