STM32

DAC实验中何将PA4设置为下拉有特殊的含义吗？

2019-07-20 09:09发布

站内问答 / STM32/STM8
7644 2 1201
本帖最后由 学习stm32f4 于 2018-3-17 21:52 编辑

大家好。在DAC实验中，将PA4引脚设置为下拉，即GPIO_PuPd_DOWN。
我在探索板上试了将PA4设置为浮空，即GPIO_PuPd_NOPULL，也是可以的。
请问原子哥的DAC实验，将PA4设置为下拉，有特殊的含义吗？
另外，既然期望PA4作为DAC引脚使用，那么，将它设置为下拉，这个下拉电阻会减弱DAC的输出能力吗？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
学习stm32f4
2019-07-20 10:05
正点原子 发表于 2018-3-17 21:48
设置模拟输入的时候，上下拉自动失效了。手册上有说的。
所以不论你怎么设置上下拉，不影响。

多谢原子哥。确实如您所说，当设置成模拟模式时，上下拉电阻被关闭。

一周热门 更多>