如题，原子哥的探索者板子是用的F407输出的MCLK时钟，根据不同的采样率来设定MCLK的频率
现在的实际情况是的WM8978的MCLK是一个独立的是晶体12.288MHZ
WM8978自己有一个PLL电路，为了应对不同的采样率MCLK时钟要设置成PLL提供，

由上图可知 设置R6的第8位为1 就可以是PLL提供时钟；
为了应对不同的采样率PLL的值应该是可变的 PLL/256=采样率

PLL频率比率R=f2/f1可以通过寄存器PLLK和PLLN设置：PLLN=int RPLLK=int（2的24次方（R-PLLN）） 寄存器地址位标志默认值描述R36 PLL N value4PLLRESCALE0输入到PLL前MCLK除以23：0PLLN1000PLL输入/输出频率比率整数部分，值大于5小于13R37 PLL K value 15：0PLLK[23:18]0ChPLL输入/输出频率比率小数部分（视为一个24位的二进制数码）R38 PLL K value 28：0PLLK[17:9]093hR39 PLL K value 38：0PLLK[8:0]0E9h