DSP 复位电路状态

2019-07-20 14:47发布

最近对dsp的io口复位的状态产生了疑惑,现在有两个配置为输出的gpio口A和B,要求他们在任何时候,包括系统复位的时候,状态是相反的,即:要求A和B不能同时为1,也不能同时为0。现在我在往dsp中烧写程序的时候,这两io口是同时为高电平。我想知道dsp的GPIO口配置为输出的话,那么复位时,他们是高电平还是低电平?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
6条回答
8869385911
2019-07-21 09:52
airwill 发表于 2016-11-10 16:37
复位后为高阻状态, 其外部状态取决于外围电路.
你可以用上下拉不同来实现你要求的初始化状态 ...

OK,我会按你说的来分别上拉和下拉这两个io口。

一周热门 更多>