本帖最后由 0312221024 于 2019-3-15 18:39 编辑

情况是这样子的，我在STM32的官网上下载了一个工程模板，想以后都利用这个工程模板来开展工作，STM官网里的STM32F4xx_DSP_StdPeriph_Lib_V1.8.0，路径为STM32F4xx_DSP_StdPeriph_Lib_V1.8.0ProjectSTM32F4xx_StdPeriph_Templates，然后就先调调串口通信，工发板是正点原子的探索者，MCU为STM32F407，用原子的串口例程，发数据不会错，但用我自己的工程模块，发数据就会出错；
那么我的方法有：1、将原子库函数版本的串口初始化函数复制过来，结果还是一样，10个数里，会有2个数出错，
                        2、用原子寄存器版本的串口初始化函数复制过来，当然还要复制MCU的时钟设置，那么数据正常，
经过查找后，发现差别就在     
         apbclock = RCC_ClocksStatus.PCLK2_Frequency;
正点原子的例程里，读出来的是84MHz，
而我自己的读出来是200多MHz，但这个就很奇怪了，这个STM32F470最高速只能是168MHz，出不了这么高的频率的。
所以就会导致波特率设置不对。
那我现在是想了很多办法，也处理不好这个问题！因为这是MCU时钟设置的问题，我重写了这个MCU时钟设置，都没办法做好
我的时钟配置如下：
void STM32CLK_Initialization(void)//SYSCLK=168MHz
{

//#if defined(STM32F40_41xxx) || defined(STM32F427_437xx) || defined(STM32F429_439xx) || defined(STM32F401xx) || defined(STM32F412xG) || defined(STM32F413_423xx) || defined(STM32F446xx)|| defined(STM32F469_479xx)
/******************************************************************************/
/*            PLL (clocked by HSE) used as System clock source                */
/******************************************************************************/
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;

  /* Enable HSE */
  RCC_DeInit();
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);

  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }

  if (HSEStatus == (uint32_t)0x01)
  {
    /* Select regulator voltage output Scale 1 mode */
    RCC->APB1ENR |= RCC_APB1ENR_PWREN;
    PWR->CR |= PWR_CR_VOS;

    /* HCLK = SYSCLK / 1*/
    RCC->CFGR |= RCC_CFGR_HPRE_DIV1;

//#if defined(STM32F40_41xxx) || defined(STM32F427_437xx) || defined(STM32F429_439xx) ||  defined(STM32F412xG) || defined(STM32F446xx) || defined(STM32F469_479xx)   
    /* PCLK2 = HCLK / 2*/
    RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;

    /* PCLK1 = HCLK / 4*/
    RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;
//#endif /* STM32F40_41xxx || STM32F427_437x || STM32F429_439xx  || STM32F412xG || STM32F446xx || STM32F469_479xx */
//#if defined(STM32F40_41xxx) || defined(STM32F427_437xx) || defined(STM32F429_439xx) || defined(STM32F401xx) || defined(STM32F469_479xx)   
    /* Configure the main PLL */
    RCC->PLLCFGR = 8 | (336 << 6) | (((2 >> 1) -1) << 16) |
                   (RCC_PLLCFGR_PLLSRC_HSE) | (7 << 24);
//#endif /* STM32F40_41xxx || STM32F401xx || STM32F427_437x || STM32F429_439xx || STM32F469_479xx */   
    /* Enable the main PLL */
    RCC->CR |= RCC_CR_PLLON;
    /* Wait till the main PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
//#if defined(STM32F40_41xxx)  || defined(STM32F412xG)  
    /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN |FLASH_ACR_DCEN |FLASH_ACR_LATENCY_5WS;
//#endif /* STM32F40_41xxx  || STM32F412xG */
    /* Select the main PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= RCC_CFGR_SW_PLL;
    /* Wait till the main PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock
         configuration. User can add here some code to deal with this error */
  }
//#endif /* STM32F40_41xxx || STM32F427_437xx || STM32F429_439xx || STM32F401xx || STM32F469_479xx */  
}

这里其实只是我把模板里的system_stm32f4xx.c文件里的SetSysClock（）复制过来而已，然后自己手动修改  PLL_M=8   PLL_N=336    PLL_P=2    PLL_Q=7，
但是这样还是不行，不明白？？？？？？
请各位给个讨论下吧！虽然直接用原子的例程为模板，也能解决问题，但这对一个人的成长很不利，只解决问题，而不去查找问题的根源，