TI

【MSP430i2xx教程第二讲】时钟系统 & EUSCI_A_UART

2019-07-23 15:44发布

站内问答 / TI MCU
6336 19 1128
本帖最后由 xlhtracy 于 2015-4-20 15:01 编辑

本教程作者为21ic网友@gaoyang9992006 ，回帖参与讨论、提问、分享，就能赢取超多丰厚奖励哦~  @gaoyang9992006 也将随时和大家交流学习中的问题。（PS：本教程未经允许，谢绝转载）
活动说明详见：【学教程，送奖励】GET新技能，和gaoyang一起学习MSP430i2xx

第一讲链接（错过的去补课 ）：
【MSP430i2xx教程第一讲】怎样使用库函数 & GPIO详解
第三、四讲也已经发布啦：
【MSP430i2xx教程第三讲】24-BitΣ-Δ 模数转换器 & FlashCtl-Flash存储控制器
【MSP430i2xx教程第四讲】电源管理模块 & TLV感谢大家的热情参与，前两讲的获奖结果已公布，获奖的亲们向最终持之以恒奖冲刺吧！没获奖的亲们不要气馁，再接再励哈~

说的有点啰嗦了，下面正式开讲：




友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
xlhtracy
2019-07-23 21:20
本帖最后由 xlhtracy 于 2015-4-10 12:31 编辑

第三章  时钟系统（CS）
3.1  本章引言
  时钟系统（Clock System）模块支持低成本和低功耗。通过使用4个内部时钟信号，用户可以在低功耗和性能之间做到最好的平衡。  时钟模块可以配置成无需任何外部组件，使用一个外部电阻器或完全使用DCO旁路模式。  时钟模块有四个系统时钟信号可以使用：
  • ACLK：辅助时钟。当运行在DCO时，ACLK是固定在32kHz。如果设备是设置在DCO旁路模式，ACLK运行在旁路时钟频率的1/512。
  • MCLK：主时钟。MCLK可以被1,2,4,8或16分频。MCLK通常被CPU和系统使用。
  • SMCLK：子系统主时钟。SMCLK可以被1,2,4,8或16分频。SMCLK可以被各个外围模块通过软件选择使用。
  • SD24CLK：SD24时钟提供一个1.024MHz固定频率的时钟给Sigma-Delta ADC(SD24)。
  该时钟只为SD24的请求所使用。如果SD24功能必须在DCO旁路模式下工作，那么外部时钟频率必须是16.384Mhz。  这个驱动程序包含在cs.c文件里，cs.h头文件包含该应用程序使用的API定义。
3.2  函数总览宏  #define CS_DCO_FREQ  16384000

1void GS_setupDCO ( uint8_t mode )使用选中的模式配置DCO2void CS_initClockSignal (uint8_t clockSource, uint8_t clockSourceDivider)使用分频器初始化时钟信号3uint32_t CS_getACLK (void)获取当前ACLK的频率（单位Hz）4uint32_t CS_getSMCLK (void)获取当前SMCLK的频率（单位Hz）5uint32_t CS_getMCLK (void)获取当前MCLK的频率（单位Hz）6uint8_t CS_getFaultFlagStatus (uint8_t mask)获取DCO故障（或错误）标志状态

一周热门 更多>

相关文章