TI

PLL倍频原理

2019-07-24 15:37发布

站内问答 / TI MCU
6184 4 1487
很早以前就在用PLL但一直没有深入的去研究，之前一直以分频的概念去理解倍频所以有很多想不明白的地方。其实是PLL里的VCO在起作用，VCO是压控震荡器的缩写，它可以在一定范围内输出任意频率的信号，输出频率是由输入电压决定的。所以PLL输出时钟并不是由输入时钟真正倍频得来的，而是由VCO模块输出  
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
狼牙0354
2019-07-25 07:33
但说到这里好像还没有提到倍频的原理，事实上在反馈回路上会插入一个除法器（M），这里就是软件上需要配置的倍频数的部分。一般情况下输入信号同样可以对其进行分频，然后再送入PLL进行倍频
输入信号－> 鉴相器 －> 环路滤波器 －> 压控振荡器－> 输出信号
  |———————反馈回路除法器（M倍频）———————|
Fref = Fin/N   （输入频率N分频）
Fvco = Fref * M （PLL倍频）

一周热门 更多>

相关文章