TMS320DM6437是专为高性能、低成本视频应用开发的，主频600 MHz，32位定点，采用达芬奇(DaVinci(TM))技术。该器件采用TI第3代超长指令集结构(VelociTI．3)的TMS320C64x+DSP内核，主频可达600 MHz，支持8个8位或4个16位并行MAC运算，峰值处理能力高达4 800MIPS。基于TMS320DM6437诸多特点，这里提出一种实现DSP与FPGA的双向数据交换设计方案，采用TMS320DM6437的McBSP和EDMA实现异步串口通信。  McBSP接口是全双工串行接口，提供收发数据双缓冲以处理连续的数据流，并可独立配置收发部分，接收和发送都可使用独立的帧信号和时钟源。TMS320DM6437有2个独立的McBSP接口(McBSP0和McBSPl)。EDMA可处理该处理器上所有内存单元和外设的数据传输，且不占用DSP时钟周期，EDMA还提供针对McBSP的同步事件，可方便控制数据传输。接收数据时，FPGA的数据通过McBSP传到DSP的DRR寄存器中，触发McBSP接收同步事件，EDMA将数据搬入DSP内存。发送数据时，当EDMA从DSP内存中将数据搬入DSP的DXR寄存器时，利用McBSP发送同步事件，将数据传输给FPGA。

        1 硬件接口电路设计
        McBsP接口的硬件连接如图1所示。DSP的McBSP接口可由内部时钟发生器或外部器件提供收／发时钟信号(CLKR／CLKX)及收／发帧同步信号(FSR／FSX)。为了简化FPGA内部时序，以上信号均由FPGA提供。图1中的EN_IN、EN_OUT为DSP控制FPGA中McBSP接口的使能信号，它们均与DSP的GPIO相连。当EN_IN为高时，FPGA接收DSP的数据；当EN_OUT为高时，FPGA开始向DSP发送数据。