雷达接收机将雷达回波信号变成中频信号，数字信号处理系统对中频信号采样和处理。本文介绍一种基于A/D和DSP的中频信号采集技术；给出数据采集系统的原理和框图，并对A／D与DSP的接口电路进行分析。用FIFO作为两者之间的接口效果很好；DSP通过CPLD对采样时序进行控制，可增强系统的灵活性。
    中频信号分为和差两路，高速A／D与DSP组成的数据采集系统要分别对这两路信号进行采集。对于两路数据采集电路，A／D与DSP的接口连接是一样的。两个A／D同时将和路与差路信号采样，并分别送入两个FIFO；DSP分时从两个FIFO中读出采集的数据，完成数据的采集。
1 数据采集系统组成及原理
    数据采集系统由A／D、FIFO、CPLD以及数字信号处理板组成，图1为采集系统的组成框图。
    系统中，和路和差路中频信号都是模拟中频信号，经过A／D芯片将模拟信号变成数字信号，再经过FIFO芯片，将采集到的数据送入数字信号处理板。数字信号处理板中的处理器是DSP。DSP的数据线和2片FIFO的数据线连接，同时也和CPLD连接，地址线和CPLD连接。2片FIFO芯片的读写控制逻辑由1个CPLD进行控制。CPLD与上位机的数据线、地址线连接，数字信号处理板通过CPLD和上位机通信。
2 芯片的特点及选择
2.1 AD6644高速模数转换器
    AD6644是一种单片式的高速、高性能的14位模／数转换器，内含采样保持电路和基准源。AD6644提供兼容3．3V CMOS电平输出；采样速率最高可达65Msps，一般采样速率为40 Msps；信噪比典型值为74 dB，无杂散动态范围SFDR为100 dB；功耗为1．3W，输入模拟带宽可达250 MHz，温度范围为-25℃～+85℃。
    AD6644采用**子区式的转换结构，既保证了精度又降低了功耗，其功能框图如图2所示。它的模拟信号输入方式是差分结构，每个输入的电压以2．4V为中心，上下范围在0．55V以内。由于两个输入的相位相差180°，所以AD6644的摸拟输入信号的最大峰一峰值为2．2V。由图2可以看出，差分模拟输入端先经过缓冲后进入第一个采样保持器(THl)。当编码时钟为高时，THl进入保持状态。TH1内保持的值作为粗的5位ADCl的输入。ADCl的数字输出驱动一个5位数／模转换器DACl。DACl要求具有通过激光校正的14位精度。延迟的模拟信号与DACl的输出相减，产生第一剩余信号，并送给采样保持器TH3。采样保持器TH2的作用是延迟，为补偿ADCl的数字延时提供了模拟延时，使送入TH3的两路信号同时到达。
    第一剩余信号进入由5位ADC2，5位DAC2和通道TH4组成的第2转换阶段。第2个DAC要求具有校正的10位精度。TH5的输入是通过由DAC2输出与被TH4延迟第1个剩余信号而获得的第2个剩余信号相减，TH4与TH2的作用相同。TH5驱动最后6位ADC3。ADCl、ADC2、ADC3的数字输出总和与数字误差校正逻辑一起产生最终的输出数据，结果是14位二进制补码编码的并行数据。