Verilog的for循环的相关问题

2019-03-25 07:12发布

站内问答 / FPGA
17292 8 1417
在书上看到，“for循环更多的表示为根据循环次数来复制一个电路”。那么我现在有一个问题，for循环的次数是一个input型的参数(位宽已知,具体是多少是由输入决定的)。这样可以被综合吗？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
平漂流
2019-03-25 21:03
heningbo 发表于 2018-8-22 14:29
试着用计数器去代替吧，一般可综合的代码，不用for。具体原因找本书看看。

要处理的数据的个数未知，感觉没法使用计数器+case。DSP传一批数据给FPGA，数据量未知。仅在开始传数据的时候，DSP才告知FPGA有多少数据。

一周热门 更多>

相关问题