Verilog的for循环的相关问题

2019-03-25 07:12发布

站内问答 / FPGA
17306 8 1417
在书上看到，“for循环更多的表示为根据循环次数来复制一个电路”。那么我现在有一个问题，for循环的次数是一个input型的参数(位宽已知,具体是多少是由输入决定的)。这样可以被综合吗？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
heningbo
2019-03-26 02:09
我觉得DSP传给你的数值应该有个上限，那你设置一个reg，然后通过计数器去判断，当数值大于或小于reg时，做处理就行了。

一周热门 更多>

相关问题