用vhdl写个FRAM读写数据程序

2019-03-25 07:12发布

站内问答 / FPGA
15125 3 1100
当en信号为高电平时候开始写操作，传给scb_wr_fram_data(scb_wr_fram_data是一个计数器的值),然后经过一个状态机把scb_wr_fram_data分成两部分，分别传给write_data,但是从debug中可以看出，写操作好没有循环一次，那个scb_wr_fram_data还在加，求解答，谢谢

1.png


此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
jpf
2019-03-25 20:03
刘123 发表于 2018-9-20 12:27
我也是小白，怎么教你

感觉你都懂状态机了，还能是小白嘛~哈哈哈哈哈哈

一周热门 更多>

相关问题