signaltap II综合assign语句的问题

2019-03-25 07:13发布

站内问答 / FPGA
3068 4 1076
直接将输入到FPGA的晶振时钟信号clk,利用语句assign clk_out = clk将其输出给其他的IC使用，在用signaltap II仿真的时候，看不到clk_out的波形(一直为低电平)。请问一下，这是什么原因？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
963722806
2019-03-25 23:47
平漂流 发表于 2018-8-12 22:21
好吧，我还以为加了个assign，就会是一个普通的信号，没想到还是被系统发现是自己的时钟

根据奈圭斯特采样定律，signal tapⅡ的采样时钟应大于等于信号频率的两倍，最好用驱动该信号的工作时钟作为采样时钟。

一周热门 更多>

相关问题