控制FIF0的信号主要是写信号和读信号，它们都由DSP根据FIF0的状态信号及DSP对图像的处理结果来控制对FIFO的读／写。读／写操作时序如图3所示。CM0s图像传感器采集获得的图像数据在CPLD控制下逐行写入FIFO，当FIFO的存储容量达到半满时，FIFO的半满标志位以外部中断方式通知DSP，DSP，检测到外部中断后开启DMA，利用DMA通道将FIFo中的图像数据搬移到DSP的片内图像缓冲区中。需要注意的是，在DMA从FIFO搬运图像数据的过程中CMOS图像传感器并没有停止向FIFO写入图像数据，由于CMOS写入FIFO速度Vw。比DMA从FIFO中读出数据的速度Vr慢(Vw=(1／2)Vr)，使得CMOS和DMA在对FIFO进行双向访问时FIFO的实际存储容量始终保持在0和最大存储量之间，既不会上溢也不会下溢；从而保证一帧完整的图像可以被DMA控制器顺利的转移至DSP的片内图像缓冲区中。当一帧完整的图像搬运完成后，DMA会开启处理使能标志，当DSP发现处理使能标志开启后将从片内图像缓冲区中获得图像数据以完成图像处理算法，在DSP进行图像处理的同时，DMA控制器可以同时进行下一帧图像数据的搬移工作以提升系统的并行处理能力。DSP对于当前帧图像处理完成后将等待处理使能标志的再次开启以继续下一帧图像的处理。DSP对于当前帧图像的处理结果将在当前帧处理完成后采用以太网传输至接收终端。