求助：verilog的ODDR2使用问题

2019-03-25 07:13发布

站内问答 / FPGA
10811 5 1367
如题，使用ODDR2的时候遇到报错Pack:2530 - The dual data rate register "fifo_up/ODDR2_inst" failed to
   join an OLOGIC component as required.求强人解惑 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
younever
2019-03-25 21:23
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题