求助：verilog的ODDR2使用问题

2019-03-25 07:13发布

站内问答 / FPGA
10820 5 1367
如题，使用ODDR2的时候遇到报错Pack:2530 - The dual data rate register "fifo_up/ODDR2_inst" failed to
   join an OLOGIC component as required.求强人解惑 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
willago11
2019-03-26 07:32
我也遇到了类似问题，不过我是IDDR，它说我无法使用ILOGIC，应该是前一模块输入输出的问题，去掉DCM正常，DCM的时钟输出像是输入输出，我打算用更严谨的VHDL+原语试下

一周热门 更多>

相关问题