同步fifo的读写使能问题

2019-03-25 07:13发布

站内问答 / FPGA
3236 4 1062
如图，我的写fifo是间断的一个一个写进去的，写使能高电平是一个global_clk。可以把FIFO_clk反相一下吗?（图是在网上下载的，借图说话）


此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
coyoo
2019-03-25 16:44
< / 根据你的图是可以的，但是你的写使能如何确保一直是严格遵守这种时序呢？所以还是建议反相后将写使能和写数据同步的反相后的时钟域来

一周热门 更多>

相关问题