专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
cpld的外部时钟电路怎样设计
2019-03-25 07:13
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
9824
2
1130
我查了好多CPLD方面的资料,我发现现在的教材都是针对怎样编程的,很少有讲基础电路方面,比如怎样设计一个最小的能使cpld动起来的电路。cpld外接电源是多大,有几种类型的电源电压,输出输入引脚的上拉电阻选多大好,还有cpld外接晶振电路的最大频率是多少怎样从手册中查找。如果谁有这方面的资料麻烦发我一份的,我现在自学cpld,这些资料我发现真的不好找,当时却是初学者很需要的。
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
2条回答
constant
2019-03-25 13:36
< / 这个可以从两个方面:一是自己看datasheet,二是直接参考别人的开发板,比如黑金的,看开发板的原理图,先从模仿开始。开发板网上都有,可以直接搜索到。
加载中...
查看其它2个回答
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>