cpld的外部时钟电路怎样设计

2019-03-25 07:13发布

站内问答 / FPGA
9821 2 1130
我查了好多CPLD方面的资料，我发现现在的教材都是针对怎样编程的，很少有讲基础电路方面，比如怎样设计一个最小的能使cpld动起来的电路。cpld外接电源是多大，有几种类型的电源电压，输出输入引脚的上拉电阻选多大好，还有cpld外接晶振电路的最大频率是多少怎样从手册中查找。如果谁有这方面的资料麻烦发我一份的，我现在自学cpld,这些资料我发现真的不好找，当时却是初学者很需要的。

此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
constant
2019-03-25 13:36
< / 这个可以从两个方面：一是自己看datasheet，二是直接参考别人的开发板，比如黑金的，看开发板的原理图，先从模仿开始。开发板网上都有，可以直接搜索到。

一周热门 更多>

相关问题