引 言
目前,通信干扰的手段以信号大功率压制为主,本质上属于物理层能量干扰,存在效费比低,且容易暴露自身目标等缺点,而且随着新的功率控制和信号处理技术的应用,通信大功率压制干扰手段的应用遇到了瓶颈。大功率压制干扰手段的局限性对研究一种新的小功率灵巧干扰技术提出了迫切的需求。美国通信干扰专家Richard A.Poisel于2002年首先提出了灵巧干扰(smart jamming)的概念。他指出可以利用接收机在捕获输入信号时间和帧同步信息的过程实施攻击,这可以看作是灵巧干扰技术的雏形。当前灵巧干扰正成为国内外研究的热点。本文设计的灵巧干扰硬件平台正是基于这种背景,可以为灵巧干扰技术的发展提供硬件平台支持。
1 灵巧干扰平台工作原理
经过前端射频选频滤波和下变频后,灵巧干扰平台将获得所测频段范围的中频信号送入高速信号处理平.台。高速信号处理平台由数/模转换器(ADC)产生数字中频信号,经数字下变频器(DDC)后送入数字信号处理器,由数字信号处理器完成信号的搜索截获、参数估计及识别,软件化的解调器根据这些处理结果选择适当的解讽方式和参数完成解调,解调器的输入来源于经过数字下变频(DDC)的数字基带复信号,通过对解调信号的分析,可以进一步识别信号的编码方式等底层信息。最终生成与侦察信号同等样式或相关度极大的干扰信号,将能量压制提升为信息压制,只要在敌我双方信息功率上形成一定的信息能量优势就可以取得很好的干扰效果。
平台功能框图如图1所示。
其中,输入通道功能包括:A/D变换、数字下变频;信号处理功能主要有:信号载频估计、参数估计、调制识别、解调、编码识别等;灵巧干扰信号生成单元根据信号处理单元得到的信号参数生成干扰信号;输出通道与输入通道对应,将产生的干扰信号变换到相应的中频发出。
本设计中,FPGA不仅需要与DSP协同工作,完成对侦察信号的处理,同时负责对整个平台的控制。信号处理板上与FPGA通讯的接口有:AD/DDC接口、DA/DUC接口、DSP接口、RAM(SRAM/SDRAM)接口及CPCI接口。 FPGA要实现与这些接口的通讯,并协调各接口之间的工作时序,调度各接口之间的数据流向。
基于FPGA的控制软件主要完成以下功能:
(1)程序加载
程序加载分为FPGA的程序加载和DSP的程序加载。FPGA的程序加载是指通过PCI总线来给FPGA加载程序。其加载路径为:上位机→PCI总线 →FP-GA。DSP的程序加载是指通过HPI来给DSP加载信号处理程序。其加载路径为:上位机→PCI总线→FP-GA→HPI口→DSP。
(2)ADC(DDC)数据采集与存储
此过程是指FPGA把ADC(DDC)数据采集并保存在外部存储器(SDRAM或SRAM)中以备FPGA和DSP处理的过程。其数据流路径为:外部数据源→ADC→DDC(只进行ADC时DDC省略)→FPGA→SDRAM或SRAM。
(3)数据的DMA操作
DMA用于实现上位机对外部存储器(SDRAM或SRAM)的数据读写功能。DMA读的数据流路径是:外部存储器→FPGA→DMA→上位机→二进制文件。DMA发的数据流路径是:上位机→DMA→FPGA→SDRAM。
一周热门 更多>