基于FPGA/DSP的灵巧干扰平台设计与实现

2019-08-03 18:13发布

  引 言
  目前,通信干扰的手段以信号大功率压制为主,本质上属于物理层能量干扰,存在效费比低,且容易暴露自身目标等缺点,而且随着新的功率控制和信号处理技术的应用,通信大功率压制干扰手段的应用遇到了瓶颈。大功率压制干扰手段的局限性对研究一种新的小功率灵巧干扰技术提出了迫切的需求。美国通信干扰专家Richard A.Poisel于2002年首先提出了灵巧干扰(smart jamming)的概念。他指出可以利用接收机在捕获输入信号时间和帧同步信息的过程实施攻击,这可以看作是灵巧干扰技术的雏形。当前灵巧干扰正成为国内外研究的热点。本文设计的灵巧干扰硬件平台正是基于这种背景,可以为灵巧干扰技术的发展提供硬件平台支持。
  1 灵巧干扰平台工作原理
  经过前端射频选频滤波和下变频后,灵巧干扰平台将获得所测频段范围的中频信号送入高速信号处理平.台。高速信号处理平台由数/模转换器(ADC)产生数字中频信号,经数字下变频器(DDC)后送入数字信号处理器,由数字信号处理器完成信号的搜索截获、参数估计及识别,软件化的解调器根据这些处理结果选择适当的解讽方式和参数完成解调,解调器的输入来源于经过数字下变频(DDC)的数字基带复信号,通过对解调信号的分析,可以进一步识别信号的编码方式等底层信息。最终生成与侦察信号同等样式或相关度极大的干扰信号,将能量压制提升为信息压制,只要在敌我双方信息功率上形成一定的信息能量优势就可以取得很好的干扰效果。
  平台功能框图如图1所示。

  其中,输入通道功能包括:A/D变换、数字下变频;信号处理功能主要有:信号载频估计、参数估计、调制识别、解调、编码识别等;灵巧干扰信号生成单元根据信号处理单元得到的信号参数生成干扰信号;输出通道与输入通道对应,将产生的干扰信号变换到相应的中频发出。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
9条回答
gygp
2019-08-04 01:59
  (4)配置DDC和DUC
  此过程是把DDC和DUC配置文件通过FPGA配置到AD6636和GC5016中。其配置路径为:上位机→PCI总线→FPGA→DDC或DUC。
  软件设计采用Verilog硬件描述语言和模块化设计,结构如图4所示。

  图4中,reg_proc模块是软件控制的核心部分。通过定义内部寄存器接收上位机的控制字,给各模块发出控制信息;pci_infe是FPGA与PCI 总线的接口模块,实现平台与上位机的信号交互;FPGA通过HPI口对DSP的程序加载,由hpi_infe模块实现;adc_infe和dac infe实现数据的A/D输入和D/A输出功能;ddc_config和duc_config完成对DDC及DUC芯片的配置;ram_ctrl模块实现 FPGA对存储器的读写功能,包括SRAM和SDRAM的子模块程序。此外,程序还设计了时钟管理模块clk_manage,用于产生全局时钟及复位信号。

一周热门 更多>