转来的:出自dyp8
近几年来,随着新工艺、新器件的迅速发展,高速器件变得越来越普及,高速电路设计也就成了普遍需要的技术。TI公司的DsPs芯片TMS320C62xx、C64xx、C67xx系列器件是发展非常迅速的高速器件之一。C6000内部结构为定点,浮点系列兼容DsP,目前CPU主频100MHz,-4i00MHz。具有VelociTITM先进的甚长指令字(VLIW)结构内核,可以做到一个指令周期并行执行8条32 bit的指令。由于其具有高速运算能力,广泛应用在通信、电子对抗、雷达和图像处理等需要高度智能化、高速处理能力的领域。
随着芯片集成度的越来越高,芯片的引脚也越来越多,器件的封装也在不断地发生变化,从DIP至OSOP,从SOP到PQFP,从PQFP到BGA。TMS320C6000系列器件采用BGA封装,在电路应用方面,BGA封装具有高成功率、低返修率、高可靠性的特点,应用越来越广泛,但由于BGA封装属于球栅阵列贴片封装,在开发中系统的物理实现上,也就是板级设计牵涉到很多高速数字电路的设计技术。高速系统中,噪声干扰的产生是第一影响因素,高频电路还会产生辐射和冲突,而较快的边缘速率则会产生振铃、反射和串扰。如果不考虑高速信号布局布线的特殊性,设计出的电路板将不能正常工作。因此PCB板的设计成功是DSPs电路设计过程中非常关键的一个环节。
1 传输线效应
1.1信号完整性
信号完整性主要有反射、振铃、地弹和串扰等现象。PCB板上的走线可等效为图1所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25D./R-4)。55DJft,并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后,连线上的最终阻抗称为特征阻抗zo。
如果传输线和接收端的阻抗不匹配,这就会引起信号的反射和振荡。
布线的几何形状,不正确的线端接,经过连接器的传输及电源平面的不连续等因素的变化均会导致反射。过冲和下冲是信号在电平上升沿和下降沿变化时产生的,会在瞬间产生高于或低于平稳电平的毛刺,容易损坏器件。信号的振铃和环绕振荡分别是由线上不恰当的电感和电容所应起的。振铃可以通过适当的端接予以减小。
当电路中有大的电流涌动时会引起地弹,若有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面间的寄生电感和电阻就会引发电源噪声。串扰是两条信号线之间的耦合问题,信号线之间的互感和互容导致了线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
要解决常见的问题需要采取的一些措施:
电源层对电流方向不限制,返回线可沿着最小阻抗即与信号线最接近的路径走。这就可能使电流回路最小,而这将是高速系统首选的方法。但是电源层不排除线路杂波,不注意电源分布路径,所有系统均会产生噪声造成错误。因此需要特殊的滤波器,由旁路电容实现。一般一个l虾到lOp.F的电容放在板上电源输入端,而0.01p.F至U0.1心的电容放在板上每个有源器件的电源、地的管脚之间。旁路电容的作用就像滤波器,大电容(10aF)放在电源输入端,滤除板外产生的低频(60Hz)噪声,板上有源器件产生的噪声在100MHz或更高的频率下会产生谐波,放在每个芯片之间的旁路电容通常比放在板上电源输入端的电容小得多。
根据经验,如果设计中模数混合,将PCB分区为模拟和数字部分,模拟器件放在模拟部分,数字器件放在数字部分,A/D转换器跨区放置。模拟信号和数字信号在各自区内布线,保证数字信号返回电流不会流入到模拟信号的地上。
旁路和去耦是防止能量从一个回路转移到另外一个回路,电源层、底线层、元器件和内部电源连接3个回路区域需要重视。尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:O.2~O.3mm,最细宽度可达0.05"-'0.07mm,电源线为1.2"-'2.5 n'Lrfl。用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。为每个集成电路芯片配置一个0.01心的陶瓷电容器。如遇到印制电路板空间小而装不下时,可每4~10个芯片配置一个l~10心钽电解电容器,这种器件的高频阻抗特别小,在500kI-Iz~20MHz范围内阻抗小于lQ,而且漏电流很小(O.5LlA以下)。去耦滤波电容器必须紧靠集成电路安装,力求最短的电容器引线和最小的瞬态电流回路面积,特别是高频旁路电容不能带引线。
对于当系统工作在50MHz时,将产生传输线效应和信号的完整性问题,采取传统措施可以达到比较满意的效果;而当系统时钟达到120MHz时,就需要考虑使用高速电路设计知识,否则基于传统方法设计的PCB将无**常工作。因此,高速PCB电路设计已经成为电子系统设计师必须掌握的设计技术。
一周热门 更多>