FPGA中模块symbole后的连接出错

2019-03-25 07:24发布

站内问答 / FPGA
1623 4 1444
小弟最近自学FPGA几天，然后写了个数字钟，数字钟的各个模块已经弄好且编译没问题，但是将模块SYMBOLE之后连线却出错了，图片中DISPLAY是数码管的译码器，cnt6和cnt10是计数器，连线后提示错误，这是什么原因
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
爱因所以斯坦
2019-03-25 15:57
< / 小弟想秒分时都写个模块然后最后接起来构成数字钟，上面的是秒的模块连接

一周热门 更多>

相关问题