这个verilog语句用VHDL怎么写？

2019-03-25 07:24发布

站内问答 / FPGA
2964 2 1706
assign sync= ({din, rx_sync[6:1]} == 7'b010_1101);
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
gs001588
2019-03-25 11:58
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题