Verilog不能合成mos门原语吗？

2019-03-25 07:26发布

站内问答 / FPGA
8436 7 1479
如图，在书上看到的一个小例程，然后用quartusii V14.1对其进行综合，显示Verilog不能合成MOS开关门原语。这段代码是在康华光的第五版的数电上看到的啊，为什么不能综合？

此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
低调的路人
2019-03-25 13:11
< / 如图说明

一周热门 更多>

相关问题