VHDL怎么产生数据同步时钟？

2019-03-25 07:28发布

站内问答 / FPGA
6555 6 923
我要用FPGA把数据以帧格式发送给对方，另外还要发一路同步时钟，这个同步时钟信号怎么产生呢？
直接把系统时钟赋值给它？

此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
scyshuier
2019-03-26 01:03
gs001588 发表于 2017-4-9 16:39
说得还不够清楚吗？
数据怎么产生的，时钟就怎么产生，数据都是在时钟的同步下产生发

数据是在系统时钟下，每个时钟周期传输一位，那同步时钟呢？

一周热门 更多>

相关问题