关于数字滤波器的设计

2019-03-25 07:30发布

站内问答 / FPGA
6418 2 1332
各位前辈，我想设计一个低通滤波器，就输入的码元速率是50bps,然后我之前设计了一个，采样率为2k，也就是一个码元采了40个点，然后效果不好，滤波出来有很多其他的分量，我就想问一下，熟悉数字低通滤波器的，这个滤波器的设计，对于采样率有什么要求没有，是不是不能太低了？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
dengqiang1
2019-03-25 14:51
< / ，谢谢各位了

一周热门 更多>

相关问题