xilinx自带的FFT核，输入数据为什么还有实部和虚部？

2019-03-25 07:32发布

站内问答 / FPGA
13160 6 1204
如题，恳请大牛指点迷津。
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
machinnneee
2019-03-26 06:11
inner_peace 发表于 2016-10-6 08:49
输入的数据

不应该啊。数学上计算确实需要虚实部，但是一般程序都会自动添加虚部和舍去结果的负部

一周热门 更多>

相关问题