FPGA信号同步问题

2019-03-25 07:32发布

站内问答 / FPGA
12496 16 1569
请问论坛里的各位大神，用altera三代的 FPGA利用输入脉冲信号的上升沿触发产生一个同步输出脉冲时，输出信号的上升沿相对输入上升沿来说有一个周期的抖动，请问这是怎么产生的，该怎么解决？输出信号频率大概100-200M，万分感激！！！
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
16条回答
x282718
2019-03-25 16:06
reallmy 发表于 2016-9-30 18:14
输入时钟与输出时钟是不是不是一个时钟！！！！跨时钟域，一个时钟的偏差正常

输入是外部给的一个触发信号，输出用的是板子自己的时钟，我想知道这个跨域时钟产生的偏差是怎么产生的？按理说输入信号周期是固定，时钟也是固定，即便初始相位不一样也不会产生这种抖动问题啊！请大神支支招！感激不尽啊！

一周热门 更多>

相关问题