2019-03-25 07:32发布
x282718 发表于 2016-10-10 18:44 额，不好意思大侠，有点不太明白。输入是异步信号没错，但它是不变的，与时钟是不一定同步的吧！现在问题 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 x282718 的问题《FPGA信号同步问题》','https://www.xiaopingtou.net/q-14419.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
输入输出沿相对不固定就是输入与时钟异步造成的。说白了，就是输入的沿与时钟沿的相位关系是随机的。你所谓的“但它是不变”说法是错误的，谁告诉你“它是不变的”，谁来给你保证？
一周热门 更多>