2019-03-25 07:32发布
x282718 发表于 2016-10-9 09:04 输入是外部给的一个触发信号，输出用的是板子自己的时钟，我想知道这个跨域时钟产生的偏差是怎么产生的？ ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 x282718 的问题《FPGA信号同步问题》','https://www.xiaopingtou.net/q-14419.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
跨时钟域会有亚稳态的，这个亚稳态可能是0也可能是1，所以肯定会有偏差的！！！你看一下跨时钟域，亚稳态的东西应该就明白了！
如果你能保证本地时钟采样时不会采到外部信号的沿，那就不会有亚稳态了，但是你保证不了，所以肯定就会存在！
简单点说就是沿采沿的时候，你自己想一下，一个沿采另外一个沿，是不是有在前面，在中间，在后面，在中间就是亚稳态！！！！！
一周热门 更多>