FPGA信号同步问题

2019-03-25 07:32发布

请问论坛里的各位大神,用altera三代的 FPGA利用输入脉冲信号的上升沿触发产生一个同步输出脉冲时,输出信号的上升沿相对输入上升沿来说有一个周期的抖动,请问这是怎么产生的,该怎么解决?输出信号频率大概100-200M,万分感激!!!
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
16条回答
x282718
2019-03-26 19:59
coyoo 发表于 2016-10-12 10:40
举个例子:10M与20M两个时钟相位只有固定的一个关系,那么请问10M与33M的时钟之间的相位关系有多少种呢?

额,我用的都是倍数关系的,时钟100M,外部输入1kHz的

一周热门 更多>