FPGA信号同步问题

2019-03-25 07:32发布

请问论坛里的各位大神,用altera三代的 FPGA利用输入脉冲信号的上升沿触发产生一个同步输出脉冲时,输出信号的上升沿相对输入上升沿来说有一个周期的抖动,请问这是怎么产生的,该怎么解决?输出信号频率大概100-200M,万分感激!!!
此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
16条回答
x282718
2019-03-27 02:31
reallmy 发表于 2016-10-12 18:48
跨时钟域会有亚稳态的,这个亚稳态可能是0也可能是1,所以肯定会有偏差的!!!你看一下跨时钟域,亚稳态 ...

嗯,听懂你的意思了,好像是这么回事,那这样子的话,要实现输入输出信号同步就必定有抖动问题了咯?

一周热门 更多>