verilog语法小问题

2019-03-25 07:34发布

站内问答 / FPGA
6057 4 1516
input a;
output [7:0] b;

wire a;
reg [7:0] b;

//////////////////////////////////////////

input wire a;
output reg [7:0] b;


这两种语法有区别吗? 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
无罪之宾
2019-03-25 23:56

一周热门 更多>

相关问题