专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
关于PAL输出显示的问题
2019-03-25 07:35
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6811
7
1406
对于50Hz的模拟视频经过模数转换进入FPGA,加上一些算法后控制输出,现在由于某些原因我没办法保证我的输入视频是严格的20ms一个周期,但是这个误差不是很大,肯定不会影响最后PAL输出的有效数据,只是会影响消隐信号的长度,现在有什么办法能让它显示的效果好一点吗? 现在的现象是如果差的稍微大一点图像就会有一些抖动。
不知道我的描述清不清楚。。谢谢
此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
7条回答
dontium
2019-03-25 14:58
“50Hz的模拟视频”,按标准的,它应该有同步信号,把同频信号提取后使用,这样可不用保证“严格的20ms”
加载中...
查看其它7个回答
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>