2019-03-25 07:35发布
3008202060 发表于 2015-6-28 20:55 关键是我生成的行场同步信号是和上一级的外同步有一个固定的关系，因为我是FPGA生成的信号，信号质量有保 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 3008202060 的问题《关于PAL输出显示的问题》','https://www.xiaopingtou.net/q-14454.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
既然有数字化的过程，那么信号应该全部重新生成，跟前级信号已无关，否则要FPGA介入有何意义？
一周热门 更多>