VS1003的DREQ始终为低电平

2019-08-12 16:58发布

原理图如图片所示,附件pdf里面是整个工程的原理图。
之前自己画了个mp3的板子,焊上了之后,其他功能都正常,但是最关键的地方也就是VS1003始终无法正常工作,程序是用原子哥的程序修改过来的,现在的问题是VS1003的DREQ管脚一直是低电平,电路我重新焊了两三遍了,VS1003的芯片也换过一片,还是一样的现象。DREQ对应的stm32的管脚也设置为上拉输入了,而且后来调试我又飞了外部上拉电阻,还是一直是低电平。折腾了好久实在是想不出哪里有问题了。哪位大佬能给分析分析。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
7条回答
msq001
2019-08-13 09:47
问题找到了,今天我用万用表挨个测电路的时候发现晶振旁边的1M电阻没有连通,打开pcb文件一看,果然有一边忘记连线了,所以导致晶振应该没起振,用锡线连通后就好了。因为画pcb我是只显示了顶层底层和对应的丝印层,其他的层全都隐藏了,所以有根线忘连了也没发现。以后连完线后一定把连线向导层打开,看一下是不是还有线没连。做硬件粗心大意真是要不得,引以为戒。

一周热门 更多>