数据在FIFO USB buffer on FPGA module 上面堆积该怎么办?

2019-03-25 07:38发布

代人发个问题,坛友们有没有遇到过数据在FIFO USB buffer on FPGA module 上面堆积的情况, 遇到这种情况该怎么整呀呀呀~~
补充说明:就是如果我把数据的采集、处理、显示放在一个线程里面做,会出现FIFO堵塞而读取数据来不及的情况

求有了解的帮帮忙


此帖出自小平头技术问答 扫一扫,关注 EEWORLD 微信订阅号 行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握~
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。