xilinx 管脚

2019-03-25 07:39发布

站内问答 / FPGA
2449 4 1378
请问下大家，ISE中是怎么以文本的形式进行引脚的匹配呢？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
stickler
2019-03-25 10:32
< / 一般可以在ucf文件中指定引脚约束，也可以通过ise中的pin planning工具界面选择。

一周热门 更多>

相关问题