Xilinx DDS Compiler IP核使用问题，用过的高手来看一下

2019-03-25 07:39发布

站内问答 / FPGA
17806 4 1663
我要在FPGA中做数字正交，故此要用到DDS IP核，5.0版本的，但是研究了两天始终无法产生比较满意的正玄波，用ChipScope采到的波形要不是就是像下图这种，要不就是一些比较混乱的，反正不是比较正常的正玄波。


设置如下，外面给的aclk是50Mhz的，在这里要问一下，第一页System Clock是不是要和外面给的时钟一样？
3.PNG
4.PNG
5.PNG
6.PNG
7.PNG
8.PNG
或者使用system parameters
11.PNG
但就是无法得出标准的正玄波，chipscope的时钟是100M的，请高手指教啊。。。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
ifreeman
2019-03-25 12:55
第二幅图的相位控制改为可编程的（自己配置）~~一般要出来的波形与系统时钟相差10倍以上才能看到比较好的波形

一周热门 更多>

相关问题