{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 zzggxx007 的问题《Xilinx DDS Compiler IP核使用问题，用过的高手来看一下》','https://www.xiaopingtou.net/q-14517.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
我要在FPGA中做数字正交，故此要用到DDS IP核，5.0版本的，但是研究了两天始终无法产生比较满意的正玄波，用ChipScope采到的波形要不是就是像下图这种，要不就是一些比较混乱的，反正不是比较正常的正玄波。
设置如下，外面给的aclk是50Mhz的，在这里要问一下，第一页System Clock是不是要和外面给的时钟一样？
或者使用system parameters
但就是无法得出标准的正玄波，chipscope的时钟是100M的，请高手指教啊。。。 此帖出自小平头技术问答
设置如下，外面给的aclk是50Mhz的，在这里要问一下，第一页System Clock是不是要和外面给的时钟一样？
或者使用system parameters
但就是无法得出标准的正玄波，chipscope的时钟是100M的，请高手指教啊。。。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
正解 （相差倍数越高，波形越接近正弦波）
一周热门 更多>