为什么FPGA引脚全都输出高电平

2019-03-25 07:40发布

站内问答 / FPGA
3773 11 1065
各位大神，我自己焊了一块FPGA的最小系统板，FPGA能下载程序，但除了所有的引脚都输出高电平是什么状况？确认没有虚焊，电源、jtag都没问题。。
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
11条回答
沉默珏殇
2019-03-26 13:10
ou513 发表于 2016-4-15 10:31
你写个一个简单的计数LED闪烁也不行？？？

没有，我让一个IO口输出方波，用示波器检测，得到的是看起来像高电平的波形，顺手测了其他的没有用到IO口都是一样的波形。。。应该这个看起来像高电平的波形就是高阻态吧。。。

一周热门 更多>

相关问题