采用DDR3 SDRAM Controller with UniPHY来控制DDR3，FPGA为stratix IV EP4SGX系列
1.Memory clock frequency 520MHz
2.设定PLL参考时钟为200 MHz
这个pll参考时钟，连接一个外部输入时钟时（这个时钟是200MHZ或25Mhz），正常工作
当这个200MHz时钟为altpll生成的一个时钟时，DDR3不工作。
那么PLL参考时钟有什么特殊要求吗？
此帖出自
小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 xiaoganer 的问题《DDR3 的参考时钟问题》','https://www.xiaopingtou.net/q-14540.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
一周热门 更多>