求助组合逻辑敏感信号的个数

2019-03-25 07:42发布

站内问答 / FPGA
7635 3 1369
最近在搞一个状态机，想用组合逻辑写一段状态跳转的控制，仔细查了下，影响到状态跳转的敏感信号有10个.....
我可以  always@(a or b or c or d)这个样子一直堆10个信号上去么？会不会因为敏感电平太多出问题？有没有哪位大神之前这样做过，望指导，多谢！！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
okhxyyo
2019-03-25 15:47
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题