第一次接触关于Verilog 的伪函数，求解释···求解释···求解释

2019-03-25 07:46发布

站内问答 / FPGA
7666 5 1246
本帖最后由 调戏、和尚/ 于 2015-7-23 16:18 编辑








               今天在看一个iic存储器的例程是用Verilog写的，里面提到了伪函数的概念，由于是新手第一次听说这个概念。。。




                     请各位大神给解释解释。。。




                             谢过了。。。

      

                                    
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
小梅哥
2019-03-25 14:16
什么是伪函数？是为了仿真测试用的一种不可综合代码吧？verilog中有function
、task等，设计出来主要为了仿真测试之用，编写时可以比较灵活，并能够像c语言中的函数一样被多次调用。但是该代码不可用于实际fpga中门级设计。

一周热门 更多>

相关问题