加法器为什么不能通过编译呢

2019-03-25 07:48发布

站内问答 / FPGA
4993 1 1370
用DSP Builder设计16阶FIR滤波器，4个4阶级联一起的，结果最后16阶的加法器就出现下面错误，而4阶的加法器是正确的， 谁知道怎么解决啊，我输入数据时9位，输出时20位。
提示错误信息：
Error reported by S-function 'sGeneric' in 'fir16/Parallel Adder Subtractor':
Could not infer a type for port fir16/Parallel Adder Subtractor:data. 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
chumo
2019-03-25 11:29
< / Error reported by S-function 'sGeneric' in 'FIR16/Parallel Adder Subtractor': Could not infer a type for port FIR16/Parallel Adder Subtractor:data.

一周热门 更多>

相关问题