如何进行CPLD内部的地址定义

2019-03-25 07:49发布

站内问答 / FPGA
10724 12 1511
我初学CPLD，想要写CPLD的代码，功能是用CPLD作为DSP的资源扩展，现在想先试一下用DSP控制CPLD的一个管脚作为普通DO口输出高、低电平，已了解的知识是DSP是通过这个DO口的地址来读写它的，但是现在不知道CPLD程序内如何定义这个管脚的地址，即如何将这个管脚与特定给定的地址联系起来，请问哪位能就此指点一二，或者有相关的例程和资料推荐也可以，谢谢了 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
12条回答
00750
2019-03-25 21:08
cl0201 发表于 2015-5-18 11:22
谢版主回复，硬件已经设计好了，用的是TI公司的28335和xilinx公司的XC95288，用DSP的A16到A19共4根地址线与CPLD的13到16脚相连，并且CPLD放在DSP的zone6扩展区，这样的话对于DSP来说CPLD的起始地址就是知道的，但是如果要用DSP读写CPLD的某一个特定的数据口比如98脚，对于DSP来说，这个脚的地址是什么，应该怎么定义。或者我的理解不对？请版主和坛友们指教

不会没有数据线及其它控制线吧？

一周热门 更多>

相关问题