现在要用60万门的fpga做一个接口模块，一开始只是四路串口收发，收到的数据经过组合后发出，我用fpga内部寄存器定义的数组，实现了功能。但是，综合后资源利用率达到了80%。

现在，功能扩展了，要完成十路串口的收发，肯定要用块ram来存储收到的数据了。问题是，发出的数据是对十路收到数据的重新排列组合，这种逻辑功能，我应该怎么实现呢？？

经验少，没有思路，求大家给点意见！

@00750
此帖出自小平头技术问答