定义枚举类型时，内容不能用not,xor等已有保留字吗？

2019-03-25 07:52发布

站内问答 / FPGA
8983 1 965
本帖最后由 pinggougou 于 2015-2-27 00:29 编辑

我定义一个数组，type state is (inc,dec,add,not,load);
语法检查提示：ERROR: syntax error near not (VHDL-1261)
把not去掉后，就正确了！！这是为什么呢？？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
lelee007
2019-03-25 15:07
< / 不懂VHDL，不过绝大多数语言都是不支持使用关键字和保留字做变量名使用的

一周热门 更多>

相关问题